有一首歌开头是fly什么什么的求歌名女生唱的 英文歌

女生

【常华】张波 【常华】张波
回答
  • Roland Roland

    伴随着半导体技术、数字信号处理技术及通信技术的飞速发展,a/d、d/a转换器近年也呈现高速发展趋势,而随着高速、高精度a/d转换器(adc)的发展,尤其是能直接进行中频采样的高分辨率数据转换器的上市,对稳定的采样时钟的需求越来越迫切,随着通信系统中的时钟速度迈入ghz级,相位噪声和时钟抖动已成为模拟设计中必须要考虑的因素。数据转换器的主要作用要么是由定期的时间采样产生模拟波形,要么是由一个模拟信号产生一系列定期的时间采样。因此,采样时钟的稳定性十分重要,从数据转换器的角度来看,这种不稳定性(亦即随机的时钟抖动),会在模数转换器何时对输入信号进行采样方面产生不确定性,在高速系统中,时钟或振荡器波形的时序误差会限制一个数字i/o接口的最大速率,不仅如此,它还会增大通信链路的误码率,甚至限制a/d转换器(adc)的动态范围,数据转换器要想获得最佳性能,恰当地选择采样编码时钟是极为重要的。adc电路
    近年来,国外对高速a/d转换器的研究最为活跃,并在基本的flash结构上出
    现了一些改进结构[2],如分区式分级(subranging)电路结构(如half-flash结构、pipelined、mult**tage结构、mult**tep结构)。实际上,他们是由多个flash电路结构与其他功能电路采用不同形式的组合而成的电路结构,这种结构可弥补基本flash电路结构的缺陷,是实现高速、高分辨率a/d转换器的优良电路设计技术,这种结构在逐步取代历史悠久的sar和积分型结构,另外还有一类每级一位(bit-per-stage)电路结构,在它的基础上进一步改进,就得到一种称为folding(折叠式)的电路结构(又称为mag amps结构)这是一种gray码串行输出结构,这些电路设计技术为高速、高分辨率,高性能a/d转换器的发展起到了积极的推动作用。另外,在高分辨率a/d转换器电路设计技术中,σ-δ电路结构是目前很流行的一种电路设计技术,这种电路结构不仅在高分辨低速或中速a/d转换器方面将逐步取代sar和积分型电路结构,而且这种结构同流水线结构相结合,有望实现更高分辨率、和更高速的a/d转换器。时钟占空比稳定电路
    随着新时期武器装备中电子系统功能的不断扩大及性能的不断提高,电子系统的复杂程度也不断增加,为了保证电子系统的数据采样、控制反馈和数字处理的能力和性能,现代**电子系统对a/d转换器的要求也越来越高,尤其是军事数据通讯系统,数据采集系统,对高速、高分辨率a/d转换器的需求在不断增加,时钟占空比稳定电路作为高速、高精度a/d转换器的核心单元,对转换器的信噪比(snr)和有效位(enob)等性能起至关重要的作用,因此要保证高速、高精度a/d转换器的性能,必须首先保证采样编码时钟具有合适的占空比和很小的抖动,因此,开展时钟占空比稳定电路的研究十分需要。由于时钟占空比稳定电路是高速、高精度a/d转换器的核心单元,而单独的时钟占空比稳定电路产品几乎没有,只有在高速、高精度a/d转换器中才有报道,adi公司产品与其他公司产品相比之所以能提高采样性能,主要得益于对dcs(duty cycle stabilizer)电路的改进,dcs电路负担着减小时钟信号抖动的作用,而采样时序就取决于时钟信号,各家公司过去的dcs电路只能将抖动控制在0.25ps左右,而高性能新产品ad9446和ltc2208则可将抖动降低到50fs左右,通常降低抖动就能够改善snr,从而提高有效分辨率(enob:有效比特数),并在达到16比特量子化位数的同时,能实现100msps以上的采样速率,如果不控制抖动就提高采样速率,则会降低enob,且无法获得希望的分辨率,也无法提高量子化位数,dcs电路随着高性能a/d转换器的发展,可向更高速度,更小抖动和稳定方向发展,表1所列为国外a/d转换器中时钟占空比稳定电路的主要技术和参数指标。事实上,至今为止,ad公司的60fs的抖动已经是最小的了,现在孔径抖动一般控制在1个ps左右,高于这个数甚至高达几十个ps的抖动实际上已经没有多大的意义了。

类似问答
精品推荐

友情链接

友链互换QQ:

谷财 备案编号:蜀ICP备11019336号-3商务合作:235-677-2621

Copyright 2009-2020 Chengdu Sanzilewan Technology Co.,Ltd all rights reserve

抵制不良游戏 拒绝盗版游戏 注意自我保护 谨防受骗上当 适度游戏益脑 沉迷游戏伤身 合理安排时间 享受健康生活